3-01115-TH

®日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-54841

識別記号 @Int.Cl. 5

庁内築理番号

@公開 平成3年(1991)3月8日

H 01 L G 01 R 21/66 31/26

7013-5F 8203-2G EZS 7013-5F

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称 BICMOS半導体装置

> 頸 平1-189964 20符

類 平1(1989)7月21日 田園

⑫発 明智 揅

愛知県春日井市高蔵寺町 2 丁目1844番 2 富士通ヴィエル

エスアイ株式会社内

富士通株式会社 ⑪出 顋 人

イ株式会社

神奈川県川崎市中原区上小田中1015番地 愛知県春日井市高蔵寺町2丁目1844番2

富士通ヴィエルエスア の出 頭 人

外2名 弁理士 并 桁 四代 理 人 貞一

1. 発明の名称

BICMOS半導体設置

2. 特許請求の疑問

1 半耳体チップ上に配置されたBiCMOS の複合ゲート又はCMOSゲートにて構成されて いる内部ゲート (20) と、

内部ゲート(20)の外側部に配置され、入力 段がMOSトランジスクにて構成されるとともに、 出力段がパイポーラトランジスタにて構成され内 邱ゲート (20) からの入力信号をTTLレベル に変換して出力するBICMOS複合ゲートより なる複数の出力パッファ (21) と

を傾えたBICMOS半導体袋型において、

配線を介して前記出力パッファ (2.1) に接続 され、同パッファ (2 し)の出力段のパイポーラ トランジスタをオフ状態に制御し出力端子をフロ ーティング状態にする制御信号を入力するコント ロール頑子(22)を半導体チップ上に形成した ことを特徴とするBiCMOS半邳体装置。

3. 発明の詳細な説明

(模要)

BICMOS半導体装置に張りに詳しくは内部 ゲートがCMOSゲートのみで又はBiCMOS の複合ゲートで構成され、出力パッファがBiC MOSの複合ゲートで構成された半導体装置に関

BICMOS半導体装置内のMOSトランジス タのリーク電波を検出することができ、出荷時の 試験の際に確実に不良品を判別し取り除くことが できるBiCMOS半導体装置を提供することを

半路体チップ上に配置されたBiCMOSの復 合ゲート又はCMOSゲートにて構成されている 内部ゲートと、内部ゲートの外側部に配置され、 人力段がMOSトランジスタにて構成されるとと もに、出力段がパイポーラトランジスタにて構成

特開平3-54841(2)

され内部ゲートからの入力信号をTTしレベルに 変換して出力するBiCMOS複合ゲートよりな る複数の出力バッファとを傾えたBiCMOS半 退体装置において、

配線を介して前記出力バッファに投続され、同パッファの出力段のパイポーラトランジスタをオフ状態に制御し出力端子をフローティング状態にする制御信号を入力するコントロール端子を半導体チップ上に形成した構成にした。

【産类上の利用分野】

本発明はBICMOS半導体装置に係り、詳しくは内部ゲートがCMOSゲートのみで又はBiCMOSの複合ゲートで構成され、出力パッファがBiCMOSの複合ゲートで構成された半導体 装置に関するものである。

BiCMOS半導体装置においてCMOSゲートに動作電源を印加した場合には同MOSゲートに定常電波は流れない、即ちブーマリオフが保証されていなければならない。その結果、BICM

つのインパータ回路にて出力段2のトランジスタ 3はオフ状態に保持される。

一方、pMOSトランジスタ10及びnMOSトランジスタ11で構成されるインパータ国路にて出力段2のトランジスタ12、13はオン状態に保持される。又、pMOSトランジスタ14及びnMOSトランジスタ15で構成されるインパーク国路にて出力段2のトランジスタ16はオン状態に保持される。さらに、耐記pMOSトランジスタ5及びnMOSトランジスタ6で構成されるインパータ国路にて次の段のpMOSトランジスタ17はオフ状態に保持される。

従って、この外作は減Vccが印加された定常 状態において人力段 1 の各インバータ回路はカットオフ状態に保持されて流は流れないのに対し出 力段 2 の出力端子 3 はハイレベルとなりトランジ スタ 1 2 . 1 3 を介して定常で流が流れる。

[発明が解決しようとする課題]

しかしながら、この定常状態においてトランジ

O S 半退体装置の出荷時に同半選体装置がノーマリオフか否かの試験 (スタンパイ世流測定試験)が要求されている。

【従来の技術】

この時、入力端子もは内部ゲートからハイレベルの信号が出力されずローレベルの状態であることを前提として測定していることから、人力設しにおいてそれぞれりMOSトランジスタ 5. 7 及び n MOSトランジスタ 5. 8 から視成される 2

スター2. 13を介して定常電流が流れる一方で、例えば入力設1のMOSトランジスクの一部又は内部ゲートのMOSトランジスクの一部に不良品があり、微小リーク電流が流れている場合、そのリーク電流は定常電流に対して非常に微小なことがら検出が難しくスクンバイ電波の測定は実質的に不可能であった。その結果、その不良製品が出行されてしまう成があった。

本発明は上記問題点を解决するためになされたものであって、その目的はBICMOS半辺体設置内のMOSトランジスクのリークで流を検出することができ、出荷時の試験の際に領実に不良品を判別し取り除くことができるBICMOS半導体装置を提供することにある。

【課題を解決するための手段】

第1図は本発明の原理説明図である。

内部ゲート20は半導体チップの中央部に配置され、BICMOSの複合ゲート又はCMOSゲートにて構成されている。出力バッファ21は内

預開平3-54841(3)

部ゲート20の外側部に配置され、内部ゲート 20の出力は号を入力する入力段はMOSトラン ジスタで構成され、その入力段の出力信号をTT レレベルに変換する出力段はバイポーラトランジ スタで構成されている。

半導体チップ上に形成された試験時のみに使用されるコントロール端子 2 2 は同チップ上に形成される配線層を介して出力パッファ 2 1 に接続され、同パッファ 2 1 の出力段のパイポーラトランジスタをオフ状態にして出力端子がフローティング状態(ハイインピーグンス)となるように同パッファ 2 1 を制御する制御信号を入力する。

[作用]

出荷時にコントロール端子 2 2 に制御信号を入力した状態で、動作電源 V c c を半速体装置に印加すると、出力バッファ 2 1 の出力段のバイポーラトランジスタは制御信号に基づいてオフ状態に制御されることから、出力バッファ 2 1 の出力端子は電気的にフローティング状態(ハイインビー

出力パッファ 3 2. 2 1 を囲むように複数のポンディングパッド 3 3 が形成され、各パッファ 2 1.3 2 に配縁投続される。

ボンディングパッド 3 3 の一側には1 つのコントロール端子 2 2 が設けられ、同端子 2 2 はアルミ配線 3 4 を介して前記出力パッファ 2 1 に配線接続されているとともに、プルアップ用抵抗 3 5 を介して動作電源 V c c が印加されるようになっている。

次に、前記出力バッファ 2 l の詳細を第 3 図に 基づいて説明する。

前記コントロール端子 2 2 は M O S 入力設 1 に 設けた p M O S 及び n M O S トランジスタ 3 6 . 3 7 よりなるインパータ 回路の入力端子に対して 配級接続される。又、コントロール端子 2 2 は p M O S 及び n M O S トランジスク 5 . 6 よりなる インパータ回路のグランド側に設けた n M O S トランジスク 3 8 のゲート端子及び同インパーク 回 路の出力端子と動作電源投入ライン間に設けた p M O S トランジスタ 3 9 のゲート端子にそれぞれ ダンス)に制御される。その結果、出力パッファ 2 1 における出力段のパイポーラトランジスタに は定常電波が波れないことになる。

従って、この状態で動作電源電波を測定すれば、パッファ21のMOSトランジスタ又は内部ゲートのMOSトランジスタの不良の有無を判別することが可能となる。

【实施例】

以下、本発明を具体化した一実施例を図面に従って説明する。

第2回は本発明の一実施例における半導体装置を示す機略構成図、第3回は本実施例の出力バッファを示す電気回路図であり、第1.4回と同様の構成については同一の符号を付して説明する。

第 2 図において、チップ 3 0 の中央にはバイポーラ・C M O S 複合ゲートよりなる内部ゲート 2 0 が形成され、同内部ゲート 2 0 を選むように出力バッファ 2 1 及び入力バッファ 3 2 が形成されている。そして、チップ 3 0 の外周寄りには人

足級接続されている.

前記ゥMOS及びのMOSトランジスク36、37よりなるインバータ回路の出力端子は、pMOS及びのMOSトランジスク10、1しよりなるインバータ回路の動作は返例に設けたpMOSトランジスタ40のゲート端子及び同インバータ回路の出力端子とクランドライン間に設けたのMOSトランジスタ41のゲート端子にそれぞれ起線接続されている。

上記のように構成した半選体装置のスタンパイ 電流測定を行なう際の作用について説明する。

今、半球体装置に動作電源Vccのみを印加した状態では、各出力バッファ21の入力端子4は不良品でない限りローレベルの信号が入力している。この状態で耐起コントロール端子22にローレベルの信号を入力すると、耐記nMOSトランジスタ17はオンする。使って、pMOSトランジスタ17はオフ状態になるとともに、pMOS及びnMOSトランジスタ7、8よりなるインパータ回路の

待開平3~54841 (4)

出力痛子はローレベルとなる。その結果、パイポーラトランジスク9はオフ状態となる。

一方、p M O S 及び n M O S トランジスク 3 6 . 3 7 よりなるインバーク回路の出力備子はハイレベルとなる。この時、p M O S トランジスタ 4 0 はオフし、n M O S トランジスタ 4 1 はオンする. ので、バイポーラトランジスタ 1 2 のペース 電位はコーレベルとなりバイボーラトランジスタ 1 2 . 1 3 がオフする。

従って、パイポーラトランジスタ9、12、 13がオフするため、出力嫡子3は電気的にフローティング状態となり、動作電源Vccよりパイポーラトランジスタ12、13を介して定常電波が扱れることはない。又、nMOSトランジスタ11、15、38及びpMOSトランジスク?、40がオフであるため、定席ではMOS人力段1を介して動作電源側からグランド側に電波が波れることはない。

この状態において、動作電流Vccの印加に基づく電波の有無を測定し電視を測定した時、その

以上詳述したように、本発明によればBiCM OS半導体装置内のMOSトランジスタのリーク 電流を検出することができ、出荷時の試験の際に 確実に不良品を判別し取り除くことができる優れ た効果を有する。

4. 図面の簡単な説明

第1回は本発明の原理説明図、

第2回は本発明の一実施例における半導体装置 を示す短時構成図、

第3図は本実施例の出力パッファを示す電気回 路図、

第4回は従来の出力バッファを示す電気回路団 である。

図において、

20は内部ゲート、

2 しは出力パッファ、

22はコントロール端子である。

電波は出力パッファ 2 lのMOS人力段 l 又は内部ゲート 2 l のリーク電波と判別することができ、不良品を取り除くことができる。

又、コントロール嫡子 2 2 は半退体装置の出向 時には絶縁層にて被覆され使用不能にするように なっているので、通常の使用時にはプルアップ用 低抗 3 5 を介して常にハイレベルに保持されてい るため、出力バッファ 2 1 の通常の動作を保証す ることができるようになっている。


尚、本実施例では全出力パッファ21を1つのコントロール端子22に接続したが、コントロール端子を複数設けてそれぞれの出力パッファに割り当てて実施してもよい。


又、前記出力パッファ 2 1 の回路構成に限定されるものではなく、要はコントコール構子 2 2 からの制御信号が人力されたとき、パイポーラトランジスタ 9 . 1 2 . 1 3 がオフし、出力端子 3 がフローティング状態になる回路構成であればよい。

[発明の効果]

特開平3-54841(5)

第 1 図 また明の重元を明辺 21 出力パッファ 21 出力パッファ 21 出力パッファ 21 コントロール株子





特開平3-54841(6)

第 4 図 度乗の出力バッファを示す電気回路 1 12 13 H H H 13 H GND

3-01/15-TH

BICMOS SEMICONDUCTOR DEVICE

Patent Number:

JP3054841

Publication date:

1991-03-08

Inventor(s):

ICHINO NAOHARU

Applicant(s)::

FUJITSU LTD; others: 01

Requested Patent:

Application Number: JP19890189964 19890721

Priority Number(s):

IPC Classification:

H01L21/66; G01R31/26

EC Classification:

Equivalents:

Abstract

PURPOSE:To make it possible to detect a leakage current in a MOS transistor and to contrive reliably the discrimination and removal of a defective in a test at the time of delivery by a method wherein the title device is provided with a control terminal, which controls the bipolar terminals of the output stages of output buffers in a state that the transistors turned-OFF.

CONSTITUTION: A control terminal 22, which is used at the time only of a test, is provided on a semiconductor chip and is connected to output buffers 21 through a wiring layer. At the time of delivery, an operating power supply is applied to the terminal 22 in a state that a control signal is inputted in the terminal 22 and bipolar transistors of the output stages of the buffers 21 are turned-OFF. Thereby, output terminals of the buffers 21 are brought into a floating state and a steady-state current is not made to flow through the bipolar transistors of the output stages. Accordingly, if an operating power current is measured in this state, the presence or absence of the failure in the buffers 21 or a MOS transistor of an internal gate 20 can be discriminated and the discrimination and removal of a defective car reliably be conducted.

Data supplied from the esp@cenet database - 12